

## PROFIBUS-DP-Master IP-Core

**Technische Informatik / Betreuer: Daniel Holzer**


**Experte: Mario Giacometto, Aastra Telecom Schweiz AG**

**Projektpartner: Kontron Compact Computers AG, Luterbach**

Kontron bietet leistungsfähige eingebettete x86-Computer für den industriellen Einsatz an. Oft werden diese als Schnittstelle zur Aussenwelt in den Anlagen verwendet. Die Steuerung der Anlage erfolgt durch dedizierte Hardware wie z.B. einer SPS. Durch die Integration eines FPGA kann diese Aufgabe in Zukunft von der gleichen Hardware erledigt werden. In der Automation wird häufig PROFIBUS zur Vernetzung der SPS mit den Sensoren und Aktoren eingesetzt. Ein PROFIBUS IP-Core ist deshalb eine ideale Ergänzung eines solchen Computersystems.

### Ausgangslage

Durch den Einsatz von x86-Computern kann der Softwareaufwand für die Anbindung einer Anlage an moderne Schnittstellen ohne grossen Aufwand erfolgen. In industriellen Anlagen werden dabei die x86-Computer meist nur für zeitlich unkritische Aufgaben verwendet. Durch die Integration einer unabhängigen Komponente (z.B. FPGA) können auch die zeitkritischen Aufgaben von demselben Modul erledigt werden. Mit der neusten Intel Atom Prozessorserie E6x5C ist ein Intel Atom E600 Prozessor mit einem Altera FPGA auf einem einzigen Multi-Chip-Modul vereint. Damit stärkt Intel die Position der x86-Prozessoren im industriellen Umfeld. Durch die beschränkte Verfügbarkeit von IP-Cores für den Einsatz als PROFIBUS-Master, soll ein solcher Core erstellt werden.



Kontron Microspace MSMST mit Intel Atom E6x5C Prozessor

### Anforderungen

Der IP-Core soll alle PROFIBUS Übertragungsgeschwindigkeiten bis 12 MBit/s unterstützen. Damit ein Telegramm korrekt auf dem Bus gesendet werden kann, ist eine unterbrechungsfreie Übertragung der einzelnen Zeichen notwendig. Zur Unterstützung dieser Anforderung soll ein FIFO-Puffer mit einer Kapazität von 256 Bytes zur Verfügung stehen. RS-485 ist ein gemeinsames Medium auf dem immer nur ein aktiver Sender, Daten übertragen darf. Eine Steuerung der Sendeeinheit des Schnittstellentreibers muss mit dem FIFO koordiniert werden. Zur Verifikation des IP-Cores soll das gesamte System simuliert werden und mit einem Testsystem die Zusammenarbeit mit verschiedenen PROFIBUS-Slaves geprüft werden. Der IP-Core soll für das Testsystem auf einem Intel E6x5C-System lauffähig sein und wird mittels PCI-Express an den Computer angeschlossen.

### Ergebnis

Basierend auf den Anforderungen ist ein IP-Core entstanden, der universell für PROFIBUS-Projekte eingesetzt werden kann. Zur einfachen Integration des Cores auf ein anderes FPGA wurden vollumfängliche Testbenches zur Simulation erstellt. Durch das Testsystem konnte der IP-Core vollständig in der Realität verifiziert werden.

### Ausblick

Damit mit dem IP-Core ein PROFIBUS-Master oder PROFIBUS-Slave aufgebaut werden kann, muss dazu ein geeignetes Softwarepaket entwickelt werden. Bei der Entwicklung des IP-Cores wurde auf gute Portierbarkeit des Quellcodes geachtet damit dieser auch auf anderen System-on-Chip-Designs eingesetzt werden kann. Dies ermöglicht z.B. die Realisierung einer kompletten SPS im FPGA, die unabhängig vom Computer funktionsfähig ist.



Philipp Diethelm



Blockschaltbild des Testsystems für den IP-Core